OPHY

OPENEDGES Technology Inc. は、DDR PHY IP(OPHY)・メモリコントローラIP(OMC)・バスインターコネクトIP(OIC)の3種のIPを1社で提供する唯一のトータルメモリサブシステムIP（シリーズ名：ORBIT™）ベンダです。メモリサブシステムとして、SoC内で同時に利用することで、高効率、超低レイテンシ、競争力のある電力性能を備えたメモリサブシステム性能を実現します。

OPHYは、データトラフィックの中断を最小限に抑えながら、プロセス、電圧、温度の変動に対してタイミングと電圧マージンを最大化する最先端のアーキテクチャを採用しています。高度に設計された電源管理ロジックとPLLにより、電源状態管理とシステムの使用電力を最適化します。

PHY規格準拠

– JEDEC準拠 LPDDR5x/5/4x/4、GDDR6、HBM3
– DFI Interface

フレキシブル・コンフィギュレーション

– LPDDR5/4: 8/16/32bitデータ幅/channel
– GDDR6: 16bitデータ幅/channel; pseudo-channel mode
– マルチ DFICLK: CK: WCK ratio
– 最大4ランク（Tx and Rx channel equalization）​

最大データレート

– 最大8533 Mbps ＠ LPDDR5x
– 最大16 Gbps ＠ GDDR6​

プログラマブル・ステート・マシン（PSM）

– 独自のマイクロコントローラとISAは、DFT機能のカスタマイズや複数のLPDDR規格への対応を効率的に行いつつ、面積を最小化します。

マルチFSP/マルチ低電力ステータスに対応

– 最大4 frequency set points (FSPs)
– システム電力を最適化するマルチ低電力ステータス

柔軟なコンフィギュレーション

– 柔軟なチャネルおよびフロアプラン対応により異なるDRAMパッケージタイプやレーンオーダリングをサポートします。
– パッケージ基板/PCB層の要件を最小限にすることで、コストの最小化に貢献します。

性能を最大化・最適化する機能

– PSMにより、高速なファームウェアベースのトレーニングを実現
– 超高速フラクショナル・トレーニング
– プログラマブルなPHY境界タイミングにより、Read/Writeの低レイテンシを実現
– FSP間の高速なスイッチング

キャパシティ

– キャパシティを最大化する、Channel equalizationとfast timing adjustment circuitsにより4ランクサポートを実現

​パワーマネジメント/省電力化

– フレキシブルなパワーセーブモード設定
– 電圧と周波数を最適化するマルチ電圧ドメイン